SDHのジッタ低減に用いる完全2次系DPLL
スポンサーリンク
概要
- 論文の詳細を見る
SDHのジッタ低減においては極めて狭帯域のPLLが要求される。完全2次系DPLLは系の中心周波数を記憶して動作する方式であるため、系の周波数引き込み完了後は1次ループ、2次ループの時定数を切り替えることにより、極めて狭帯域のPLLが実現できる。本報告では系の周波数引き込み時間について評価する。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- SDHの非同期網適用時のジッタ低減法
- ユニバーサルデータリンクフレームによるマルチレイヤノードの提案
- 光波ネットワークにおけるIP/ATMハイブリッド伝送のためのIP伝送フレーム「UDL」の提案
- 新しく定義したData Link Protocolを用いたネットワークの検討
- B-8-18 ランダムな時刻情報から基準クロックを再生するPLL
- MPEG2 over ATMにおけるCDV抑圧PLL
- MPEG 2 over ATMにおけるCDV抑圧用位相制御ループ(PLL)
- SDH装置のジッタ低減に用いる完全2次系DPLLの評価
- SDHのジッタ低減に用いる完全2次系DPLL
- 多様なネットワークに対応する小型かつ低消費電力STM-16 SDH装置の開発