高速離散コサイン変換ディジタル回路
スポンサーリンク
概要
- 論文の詳細を見る
本報告では,高速な離散コサイン変換(DCT)ディジタル回路を議論する.DCTの部分積和計算の回数を削減し,{-1,0,+1}で表現する桁上げ伝播の生じない冗長2進加算器を利用して最少ゲート段数の回路で合成する新しいアルゴリズムを提案する.そのゲート数は従来のアルゴリズムのわずか半分で,ゲート段数は42.5%に過ぎない.
- 社団法人電子情報通信学会の論文
- 1994-09-06
著者
関連論文
- ブロックソート圧縮アルゴリズムを用いたプログラム・コード圧縮
- ブロックソート圧縮データの検索法
- 2ブロック分割対を用いた非同期式順序回路の合成
- 桁上げ保存型対符号付き数型加算回路 : 乗算器を中心に
- 桁上げ保存型対符号付き数型加算回路 : 基数2と4の除算器を中心に
- 高速離散コサイン変換ディジタル回路
- 効率的な基数2の除算器
- 高速設計基準による順序回路の最適状態割当て法
- 演算アルゴリズムのストリング・グラフ表現
- 冗長2進数表現による繰返し乗算方式
- 順序回路の論理段数最小・最適状態割当て法
- 演算アルゴリズムのストリング・グラフ表現