効率的な基数2の除算器
スポンサーリンク
概要
- 論文の詳細を見る
本報告では,部分剰余計算に{-1,0,+1}で表現する桁上げ伝播の生じない冗長2進加算器を利用して効率的な基数2の除算器を設計する方法について議論する.我々は次ステップの商数字選択を現在の部分剰余計算過程に埋め込んで先取りする.除数を[1,9, 8)または[10/8,11/8)の範囲にスケーリングしたとき,現部分剰余の4桁の参照で商数字選択できる解が存在することを示す.この結果は,商数字選択を先取りしない高基数4の場合よりもゲート段数で勝り,設計が容易である.
- 社団法人電子情報通信学会の論文
- 1994-06-16
著者
関連論文
- ブロックソート圧縮アルゴリズムを用いたプログラム・コード圧縮
- ブロックソート圧縮データの検索法
- 2ブロック分割対を用いた非同期式順序回路の合成
- 桁上げ保存型対符号付き数型加算回路 : 乗算器を中心に
- 桁上げ保存型対符号付き数型加算回路 : 基数2と4の除算器を中心に
- 高速離散コサイン変換ディジタル回路
- 効率的な基数2の除算器
- 高速設計基準による順序回路の最適状態割当て法
- 演算アルゴリズムのストリング・グラフ表現
- 冗長2進数表現による繰返し乗算方式
- 順序回路の論理段数最小・最適状態割当て法
- 演算アルゴリズムのストリング・グラフ表現