マイクロパイプライン処理装置の論理構成とモデル実験
スポンサーリンク
概要
- 論文の詳細を見る
新しく考案した演算器等を時分割で使用するマイクロ・パイプライン方式並列処理計算機の可能性を探した。短語長8ビットの演算器やレジスタで、長語長32ビットの命令(一語長とする)を処理方式を提案し、1個のハードウエアで、4個の命令を同時に並列処理ができるマイクロ・パイプライン方式並列処理装置の概念設計を行った。さらに、実際にマイクロパイプライン処理装置のプロトタイプモデルプリント基板を設計、作製して、動作を検証した。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- D-2-11 結合荷重マトリックスによる可変ニューラルネットワークの構築法
- マイクロパイプライン処理装置の論理構成とモデル実験
- 電流切り換えスイッチを使ったニューロン回路の検討
- 多しきい値ニューロン回路の学習法
- マイクロパイプライン処理装置のシミューレーション
- C-8-12 SFQトラップからの捕獲されたSFQの解放
- C-12-43 HDLによるフラッシュメモリ複製装置の記述とFPGAへの実装
- SQUIDを使ったSFQ論理回路
- 伝達関数の改良による誤差逆伝搬学習