マイクロパイプライン処理装置のシミューレーション
スポンサーリンク
概要
- 論文の詳細を見る
従来、パイプライン方式処理装置は想像だけ提案されていたが、この方式を活かす計算機ハードウェアの構成方法は十分に検討されなかった。本研究では語長32ビットのデータを語長8ビットに4ステージのレジスタに分けて、8ビットの演算器で計算し、一つのハードウェアで4並列命令を処理できる16ステージからなる処理装置を新しく提案した。論理を検討し、VHDLハヒドウェア記述方法によって本提案のマイクロパイプライン処理装置に対して検討を進めたので報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- D-2-11 結合荷重マトリックスによる可変ニューラルネットワークの構築法
- マイクロパイプライン処理装置の論理構成とモデル実験
- 電流切り換えスイッチを使ったニューロン回路の検討
- 多しきい値ニューロン回路の学習法
- マイクロパイプライン処理装置のシミューレーション
- C-8-12 SFQトラップからの捕獲されたSFQの解放
- C-12-43 HDLによるフラッシュメモリ複製装置の記述とFPGAへの実装
- SQUIDを使ったSFQ論理回路
- 伝達関数の改良による誤差逆伝搬学習