65nm時代以降のSoCデバイステスト技術 : Low-k/Cu配線技術対応の試験および解析手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 高性能化するSoCデバイスにおける歩留まり向上とテスト品質の確保という課題を両立するため、デバイス毎に試験条件を最適化するアダプティブ・テストが提唱されている。このアダプティブ・テストに要求される新しいATE(Automatic Test Equipment)の構造を示した。その応用例として、今後65nmノード以降、主流になると言われている低誘電率膜と銅配線(low-k/Cu)における新たな不良モードを試験するアダプティブ・テスト試験手法を0.18μmプロセスのATE用LSIを用いて検討した。

• 社団法人電子情報通信学会の論文
• 2005-01-21

著者

• 古川 靖夫

  株式会社アドバンテスト

• 山崎 眞

  株式会社アドバンテスト

関連論文

• ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク(システム設計と高位・論理設計,物理設計及び一般)
• 65nm時代以降のSoCデバイステスト技術 : Low-k/Cu配線技術対応の試験および解析手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
• 65nm時代以降のSoCデバイステスト技術 : Low-k/Cu配線技術対応の試験および解析手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
• SC-9-2 半導体メモリの不具合事例

スポンサーリンク