Sum-Product 復号法を用いた Integrated Interleaving
スポンサーリンク
概要
- 論文の詳細を見る
記録装置において発生する誤りを効率よく訂正する為にIntegrated interleavingが考案された.この方法は, 誤り訂正能力が異る複数の符号を使って, 単にそれらを並べて使用する場合よりも多くの誤りパターンを訂正することが可能な符号化方式である.Integrated interleavingの要素符号として高次元パリティ符号, array-LDPC符号を用いた場合に, 尤度関数を工夫することでsum-product復号法を適用できることを示し, その誤り訂正能力について検討する.
- 社団法人電子情報通信学会の論文
- 2005-03-10
著者
関連論文
- C-7-3 テンソルプロダクト符号化法を利用したパラレル誤り訂正(C-7.磁気記録・情報ストレージ,一般セッション)
- MTR符号の極大性について
- 符号化率が高い高次元パリティ符号の性能評価(情報通信基礎サブソサイエティ合同研究会)
- 符号化率が高い高次元パリティ符号の性能評価(情報通信基礎サブソサイエティ合同研究会)
- 符号化率が高い高次元パリティ符号の性能評価(情報通信基礎サブソサイエティ合同研究会)
- Sum-Product 復号法を用いた Integrated Interleaving の改善
- Sum-Product復号法を用いたIntegrated Interleavingの改善(信号処理及び一般)
- Sum-Product 復号法を用いた Integrated Interleaving
- Sum-Product 復号法を用いた Integrated Interleaving
- Sum-Product 復号法を用いた Integrated Interleaving
- 符号化率の高い高次元パリティ符号の性能評価
- Integrated Interleaving ECC と高次元パリティ符号
- Integrated Interleaving ECCと高次元パリティ符号(信号処理及び一般)
- 除算を用いたGuided Scrambling(光記録及び一般)
- 除算を用いた Guided Scrambling
- 除算を用いたGuided Scrambling
- 除算を用いたGuided Scrambling
- 3方向に制約が課される2次元バランス符号
- IT2000-26 2次元(d, k)連長制約の容量の下界
- 2次元バランス符号の符号化率の漸近的性質
- A-6-7 Rank Modulation方式の符号の新しい評価指標(A-6.情報理論,一般セッション)
- A-6-13 圧縮符号化を利用したランク変調方式の最悪ケース最適化符号の構成(A-6.情報理論,一般セッション)
- バイアス項を導入した3-bit復号法の性能比較
- バイアス項を導入した3-bit復号法の性能比較
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- A-6-7 反転ビットを用いたlndex-less(A-6.情報理論)