バイアス項を導入した3-bit復号法の性能比較
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-01-13
著者
関連論文
- C-7-3 テンソルプロダクト符号化法を利用したパラレル誤り訂正(C-7.磁気記録・情報ストレージ,一般セッション)
- 符号化率が高い高次元パリティ符号の性能評価(情報通信基礎サブソサイエティ合同研究会)
- 符号化率が高い高次元パリティ符号の性能評価(情報通信基礎サブソサイエティ合同研究会)
- Sum-Product 復号法を用いた Integrated Interleaving の改善
- Sum-Product復号法を用いたIntegrated Interleavingの改善(信号処理及び一般)
- Sum-Product 復号法を用いた Integrated Interleaving
- Sum-Product 復号法を用いた Integrated Interleaving
- Sum-Product 復号法を用いた Integrated Interleaving
- Integrated Interleaving ECC と高次元パリティ符号
- Integrated Interleaving ECCと高次元パリティ符号(信号処理及び一般)
- 2次元バランス符号の符号化率の漸近的性質
- A-6-13 圧縮符号化を利用したランク変調方式の最悪ケース最適化符号の構成(A-6.情報理論,一般セッション)
- バイアス項を導入した3-bit復号法の性能比較
- バイアス項を導入した3-bit復号法の性能比較
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- 多重誤り訂正が可能なWrite Once Memory符号の構成法(一般:情報通信基礎サブソサイエティとの合同研究会)
- A-6-7 反転ビットを用いたlndex-less(A-6.情報理論)