大規模ASICのテスト設計手法とバウンダリスキャン適用事例
スポンサーリンク
概要
- 論文の詳細を見る
本論文では、大規模ASICに対するテスト設計手法とASICが搭載された高密度実装基板に対するバウンダリスキャンテストの適用事例について報告する。大規模ASICに対して、品質の高いテストを実現するためには、何らかのテスト設計手法を採用することが必須である。本論文では、ASICのテスト設計手法の中で最も適用されているスキャン設計手法のうち、回路オーバーヘッドを最小に抑えるパーシャルスキャンとその適用事例、及び、その効果を紹介する。高密度実装基板に対しては、IEEE1149.1で標準化されたバウンダリスキャンでのテストが有効である。本論文では、「バウンダリスキャン設計、テスト支援システム」を用いてASIC内へのバウンダリスキャン設計組み込みからASICが搭載された高密度実装基板へのバウンダリスキャンテストの適用事例を紹介する。
- 1995-03-15
著者
関連論文
- 冗長2進数表現を利用したべき乗剰余演算回路の分割処理
- フロアプランを利用した論理合成の遅延予測精度向上手法とタイミングドリブンレイアウトの適用事例
- 大規模ASICのテスト設計手法とバウンダリスキャン適用事例
- バウンダリスキャン設計、テスト支援システム