敷き詰め型ゲートアレイ用の詳細配線手法とその実験
スポンサーリンク
概要
- 論文の詳細を見る
ゲートアレイのレイアウトでは、未配線または配線のショートを出さずにゲート使用率を向上させることが必要である。さらに、微細化技術の進展により配線層の多層化が進み、配線チャネルという概念がなくなりつつある。我々はこれまで、敷き詰め型ゲートアレイ用の配線手法に関していくつかの提案を行ってきた。そして、提案した手法を取り入れた敷き詰め型ゲートアレイ用の詳細配線プログラムを開発し、実際の回路に適用した。本稿では、そこで使われた手法およびその結果を報告する。
- 社団法人情報処理学会の論文
- 1989-10-16
著者
関連論文
- マクロブロック入りSOG向き階層的概略配線
- 敷き詰め型ゲートアレイ用の詳細配線手法とその実験
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ