1H-3 IPを利用したASIC/FPGA設計環境
スポンサーリンク
概要
- 論文の詳細を見る
- 一般社団法人情報処理学会の論文
- 1999-09-28
著者
関連論文
- EDIFモディファイ・チェックシステム
- オンライン設計用タイル型データ構造の基礎検討
- 1H-3 IPを利用したASIC/FPGA設計環境
- 新方式データパスモジュールジェネレータ
- オンライン論理設計検証システム
- デイープサブミクロンゲートアレイの設計事例
- ディープサブミクロンゲートアレイの設計事例
- 形式的論理検証における一手法
- システムレベルシミュレータを用いたオンラインシステムの性能評価
- 大規模図面情報管理における高速処理方式の提案
- 高密度マクロセルジェネレータMOSAIC
- 高密度マクロセルジェネレータ MOSAlC
- VLSI マスクパターン・オンライン設計規則チェック・システム
- (33) 日立におけるASIC設計技術教育 : 設計者のスキルアップを目指して(第10セッション その他)