超高速ディジタル回路プリント板の一設計法

概要

論文の詳細を見る
従来のプリント基板設計では、論理シミュレーションを満足し、素子間の接続チェック、間隙チェックに誤りがなければ、回路の動作が保証されていた。しかし、装置の高速化に伴い、プリント基板の動作速度も年々増加しており、このような高速プリント基板では、従来問題とならなかったスイッチング雑音、出力のオーバーシュート、アンダーシュート、リンギング、クロストーク等が回路動作に影響を与え、回路の誤動作をまねく原因となってしまう。また、これらの問題を、製造前に解決しておかなければ、プロトタイプの基板製造が、今まで以上に増加してしまい、コストとTATも増加してしまう。さらに、製造後の改修は、LSIと同様に不可能と考えられる。上記の理由により、高速回路基板の設計では、製造前の検証が非常に重要となり、従来のCADシステムでは、十分な対応ができなくなり、今回、図-1に示す設計フローを採用した。本論文では、レイアウト設計ルールのフォワードアノテーション、配線終了後の配線パターンのノイズ検証と、実配線長遅延を加味したタイミング検証について述べる。
一般社団法人情報処理学会の論文
1990-09-04