論理設計エキスパートシステム(1) : アニーリング・ルールベース

概要

論文の詳細を見る
High Level synthesisは、論理設計の動作仕様からレジスタ・トランスファー・レベルの回路を生成する設計工程である。我々は、設計者が与える実行時間とチップ面積の制約条件の元で、動作仕様を表す演算のスケジューリングを行い、実行時間とチップ面積のコストの和を最小にすることにより、最適な論理回路を設計する問題を対象とした。この設計問題は、しらみつぶし探索を実行すると組み合わせ爆発を起こしてしまう。本システムでは、この組み合わせ最適化問題を効率的に解決するために、2つの方式を取り入れた。1つは、シミュレーティッド・アニーリング法にヒューリスティックな知識を取り入れたアニーリシグ・ルールベース機能、もう1つは、動作アルゴリズムを等分割することにより複数のアニーリング・ルールベースを並列に実行させる並列処理方式である。尚、本システムは(財)新世代コンピュータ技術開発機構(ICOT)が開発した並列マシン(マルチPSI)上の並列論理型言語KL1で作成した。本稿では、アニーリング・ルールベース機能について述べる。
社団法人情報処理学会の論文
1990-09-04