並列処理記述言語PARAGRAMにおける並列性検証
スポンサーリンク
概要
- 論文の詳細を見る
数値シミュレーション向き並列処理記述言語であるPARAGRAMは手続き型の言語であるために、ユーザは誤って計算結果の再現性の無い現象であるハザードやデッドロックを引き起こすプログラムを記述する可能性がある。そのため、記述されたプログラムの並列性の正当性を検証する必要があり、それを行うために並列性解析を行う。並列性解析には、ソースプログラムに対する静的解析とプログラム実行時の情報を用いる動的解析があるが、本報告では静的解析のハザードチェック法について述べる。
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
関連論文
- 特許CD-ROMライブラリ検索システム
- 大規模回路シミュレーションに対する完全LU分解付共役残差法とその適用性評価
- 大規模回路シミュレーションに対する共役残差法の適用実験(並列数値計算アルゴリズムとその周辺)
- 3. 応用分野の最前線 3.2 技術計算分野における自動プログラミング (自動プログラミング)
- CLUCR法の大規模回路シミュレーションへの適用評価
- マルチプロセッサスーパコンピュータPHIの研究開発 マルチプロセッサスーパコンピュータ用並列記述言語 (マルチプロセッサスーパコンピュータPHIの研究開発)
- 並列処理記述言語PARAGRAMにおける並列性検証
- 並列処理記述言語PARAGRAMにおけるプロセッサ割付方式
- 多重並列プログラムに対するプロセッサ割付方式の検討
- 並列処理記述言語PARAGRAM (並列処理ハ-ドウェアと言語特集)
- A VECTORIZED LU DECOMPOSITION ALGORITHM FOR LARGE SCALE CIRCUIT SIMULATION(Numerical Algorithms of Large Linear Problems)