スタンダードセルLSI統合レイアウトシステム(5) : 配線禁止領域自動抽出

スポンサーリンク

概要

論文の詳細を見る
LSIの大規模化に伴い、データ量の縮小、計算時間の短縮の面から階層設計手法が重要になってきている。この場合下位ブロックを完全にブラック・ボックス化したのではチップ全体の面積利用率が低下してしまうため下位ブロックの効率のよい抽象の方法が望まれる。本論文では、下位ブロックの抽象の方法として用いているプロテクション・エリア配線禁止領域について述べる。このプロテクション・エリアの導入によりデータ量の大幅な縮小が可能になり、ブロック上通過配線(1)、階層DRCと合わせて効率のよい階層設計が可能になった。
一般社団法人情報処理学会の論文
1986-10-01

著者

関連論文

スポンサーリンク