Verilog-HDLによる8chPWM回路の論理合成

スポンサーリンク

概要

• 論文の詳細を見る

• Recently, LSI technology have been progressed to be widly use. Systems are highly complex and LSI have over a million elements. Inspection of its function becomes very difficult. And the costs of LSI design such as Application Specific Integrated Circuit (ASIC) became higher cause of various kinds and small quantity production. Rapidly LSI design and low costs method of LSI design have been required. Hardware Descripsion Language (HDL) solves these probrems. In LSI design, HDL method provides high quality with computer-aided design tools. Verilog-HDL is one of a HDL provides the system designer with a wide range of levels of abstruction, and, at the same time, provides access to computer-aided design tools to aid in the design process at these levels. This paper describes process of synthesis for 8 channel Pulse Width Modulation circuit with verilog-HDL.

• 岡山理科大学の論文

著者

• 多田 昭晴

  岡山理科大学工学部電子工学科

• 多田 昭晴

  岡山理科大学工学部情報工学科

• 天谷 純治

  岡山理科大学大学院工学研究科修士課程情報工学専攻

• 三道 一弘/多田

  岡山理科大学大学院工学研究科修士課程情報工学専攻/岡山理科大学工学部情報工学科

• 多田 昭晴

  岡山理科大学大学院工学研究科修士課程情報工学専攻/岡山理科大学工学部情報工学科

関連論文

• セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
• 光伝送制御回路ASICの開発
• 低電圧マルチポート RAM のトランジスタサイズの影響 (2)
• 低電圧電流形センスアンプ回路におけるMOSトランジスタサイズの影響(2)
• Verilog-HDL による論理合成回路の評価
• 低電圧マルチポート RAM のトランジスタサイズの影響
• 低電圧電流形センスアンプ回路におけるMOSトランジスタサイズの影響
• Verilog-HDLによる8chPWM回路の論理合成
• 0.8μmバイポーラーPMOS融合型BiCMOS G/Aにおける動作周波数の有益性

スポンサーリンク