0.8μmバイポーラーPMOS融合型BiCMOS G/Aにおける動作周波数の有益性

スポンサーリンク

概要

• 論文の詳細を見る

• A 0.8 μm BiCMOS Gate Array used bipolar-PMOS merged structure basic cell was devloped, so circuit density became much higher. In the basic cell, a merged bipolar is small and shared a PMOS. So the cell is reduced bipolar transistor and its isolated area. The basic cell can construct three type macrocells, CMOS, pull-up BiCMOS and push-pull BiCMOS. The fastest circuit is determined from the three types by the load capacitance. Therefore, circuit selection a high-speed syster can be constructed using a proper circuit selection. This paper describes results of measure higherst oparating frequency about CMOS and BiCMOS circuit that is a part of Broadband-ISDN interface processing LSI.

• 岡山理科大学の論文

著者

• 多田 昭晴

  岡山理科大学工学部電子工学科

• 多田 昭晴

  岡山理科大学工学部情報工学科

• 井手端 智子

  岡山理科大学大学院工学研究科

• 三道 一弘/多田

  岡山理科大学大学院工学研究科修士課程情報工学専攻/岡山理科大学工学部情報工学科

• 多田 昭晴

  岡山理科大学大学院工学研究科修士課程情報工学専攻/岡山理科大学工学部情報工学科

関連論文

• セルベース設計方式 ASIC のテスト容易化手法と画像処理プロセッサ VLSI への応用
• 光伝送制御回路ASICの開発
• 低電圧マルチポート RAM のトランジスタサイズの影響 (2)
• 低電圧電流形センスアンプ回路におけるMOSトランジスタサイズの影響(2)
• Verilog-HDL による論理合成回路の評価
• 低電圧マルチポート RAM のトランジスタサイズの影響
• 低電圧電流形センスアンプ回路におけるMOSトランジスタサイズの影響
• Verilog-HDLによる8chPWM回路の論理合成
• 0.8μmバイポーラーPMOS融合型BiCMOS G/Aにおける動作周波数の有益性

スポンサーリンク