スポンサーリンク
Kyoto Univ. Kyoto‐shi Jpn | 論文
- FOREWORD (Special Section on Analog Technologies in Submicron Era)
- 組込み機器上でWebサービスを扱うプラットフォームの構築(セッション4:ビジュアライゼーションとユーザエクスペリエンスの向上,学生チャレンジ特集)
- Uniquely Decodable Code for Two-User Multiple-Access Channel Using Complex-Valued Signal
- Theoretical Analysis of BER Performance Bounds of Trellis-Coded Co-channel Interference Canceller
- A (2-c(logN)/N)-Approximation Algorithm for the Stable Marriage Problem(Invited Papers from New Horizons in Computing)
- Effects of Cell-Cell Interaction on the mRNA Level of Glyoxalase I Gene in Saccharomyces cerebisiae
- 変分法によるRetinex階調補正の演算量削減検討(スマートパーソナルシステム,一般)
- A Clustering Method for Analysis of Sequence Similarity Networks of Proteins Using Maximal Components of Graphs
- 低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価
- Estimating Method of Short-Interval-Traffic Distribution Considering Long-Term-Traffic Dynamics for Multimedia QoS Management(Internet Technology VI)
- ABdis : Approach to Estimating the Distribution of Available Bandwidth for Multimedia QoS Control and Management( Multimedia QoS Evaluation and Management Technologies)
- A-4-28 H.264符号化における1/4画素精度動き検出の性能評価(A-4.信号処理,一般講演)
- AS-1-4 製造ばらつきや環境変動を許容するサブスレッショルド回路設計(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- 低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価
- レイアウトを考慮した基板バイアスクラスタリング手法(低消費電力設計,システムオンシリコンを支える設計技術)
- サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証(低消費電力設計,システムオンシリコンを支える設計技術)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- k-Edge and 3-Vertex Connectivity Augmentation in an Arbitrary Multigraph
スポンサーリンク