スポンサーリンク
Kobe Univ. Kobe‐shi Jpn | 論文
- C-12-6 コンパレータのバラツキ補正回路を用いた弛張発振回路(アナログ要素回路,C-12.集積回路,一般セッション)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- A Low-Power Real-Time SIFT Descriptor Generation Engine for Full-HDTV Video Recognition
- A Continuous-Time Waveform Monitoring Technique for On-Chip Power Noise Measurements in VLSI Circuits
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- VLSI Architecture of GMM Processing and Viterbi Decoder for 60,000-Word Real-Time Continuous Speech Recognition
- 符号語の偏りを考慮した電子指紋符号の追跡アルゴリズム(セキュリティ関係,一般)
- 符号語の偏りを考慮した電子指紋符号の追跡アルゴリズム(セキュリティ関係,一般)
- 符号語の偏りを考慮した電子指紋符号の追跡アルゴリズム(セキュリティ関係,一般)
- 符号語の偏りを考慮した電子指紋符号の追跡アルゴリズム(セキュリティ関係,一般)
- On-Chip Single Tone Pseudo-Noise Generator for Analog IP Noise Tolerance Measurement
- カラー画像に対応した画質評価手法VSNRC
- On-Chip Multi-Channel Monitoring for Analog Circuit Diagnosis in Systems-on-Chip Integration(Analog Circuits and Related SoC Integration Technologies)
- An On-Chip Multi-Channel Rail-to-Rail Signal Monitoring Technique for Sub-100-nm Digital Signal Integrity(Analog Circuit and Device Technologies)
- Subthreshold SRAM with Write Assist Technique Using On-Chip Threshold Voltage Monitoring Circuit
- 0.5-V 4-MB Variation-Aware Cache Architecture Using 7T/14T SRAM and Its Testing Scheme (System LSI Design Methodology Vol.5)
- C-12-42 超低電力オペアンプの高速化技術(C-12.集積回路,一般セッション)
- C-12-54 準連続モードで動作するデジタル制御昇圧回路(C-12.集積回路,一般セッション)
- C-12-53 適応バイアス型コンパレータを用いたSC型DC-DCコンバータ(C-12.集積回路,一般セッション)
- A-1-20 逆流電流削減による差動型整流回路の変換効率改善(A-1.回路とシステム,一般セッション)
スポンサーリンク