室伏 眞佐子 | 株式会社東芝半導体設計評価技術センター

スポンサーリンク

概要

• 室伏 真佐子の詳細を見る
• 同名の論文著者
• 株式会社東芝半導体設計評価技術センターの論文著者

株式会社東芝半導体設計評価技術センター | 論文

• 貫通電流を考慮するトランジスタサイジング手法
• 斜め配線手法とRISCプロセッサコアへの適用事例
• 斜め配線手法とRISCプロセッサコアへの適用事例
• 配線RC遅延算出のための配線径路予測方法
• ゲートアレイ自動配置におけるセルの重なり除去手法

もっと見る

スポンサーリンク