岩井 啓輔 | 防衛大学校 情報工学科
スポンサーリンク
概要
関連著者
-
岩井 啓輔
防衛大学校 情報工学科
-
黒川 恭一
防衛大学校情報工学科
-
黒川 恭一
防衛大学校
-
岩井 啓輔
防衛大学校
-
黒川 恭一
防衛大学校 情報工学科
-
黒川 恭一
防衛大学校理工学研究科情報工学教室
-
岩井 啓輔
防衛大学校情報工学科
-
西川 尚紀
防衛大学校情報工学科
-
佐々木 稔
防衛大学校情報工学科
-
菅野 哲太郎
防衛大学校 情報工学科
-
川村 和範
防衛大学校情報工学科
-
南崎 大作
防衛大学校情報工学科
-
菅野 哲太郎
防衛大学校情報工学科
-
川村 和範
防衛大学校 情報工学科
-
辻 洋平
防衛大学校情報工学科
-
若林 邦爾
防衛大学校情報工学科
-
岡本 豊
防衛大学校情報工学科
-
篠崎 康弘
防衛大学校情報工学科
-
桜井 敦規
防衛大学校情報工学科
-
古市 洋希
防衛大学校情報工学教室
-
熊木 武志
広島大学ナノデバイス・バイオ融合科学研究所
-
クワン グェン・デゥク
防衛大学校情報工学科
-
梶崎 浩嗣
防衛大学校情報工学科
-
山内 剛
防衛大学校情報工学科
-
熊木 武志
防衛大学校
-
古市 洋希
防衛大学校情報工学科
-
吉田 勝彦
防衛大学校情報工学科
-
山内 剛
防衛庁陸上自衛隊
-
戸塚 亙志
防衛大学校情報工学科
-
熊木 武志
立命館大学大学院理工学研究科
著作論文
- GPUの汎用計算環境CUDAによる暗号アルゴリズムに対するキークラックの高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- 学生実験用電力解析攻撃システムの開発(VLSIシステム)
- ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装(アプリケーションII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- サイドチャネル攻撃評価用自動測定ソフトウェアの開発
- A-7-19 SCAPEボードでの差分電力解析と差分電磁波解析の比較(A-7.情報セキュリティ,一般セッション)
- A-7-20 SASEBO-R上のAES回路に対する2種のCPAの比較(A-7.情報セキュリティ,一般セッション)
- DPA対策プリミティブゲートMRSLの提案
- CPA攻撃用実験環境の構築
- A-7-2 SASEBOボードへのCPA攻撃とその検証(A-7.情報セキュリティ,一般セッション)
- SASEBOボードに搭載されたAES回路へのサイドチャネル攻撃とその検証
- 5ZB-3 サイドチャネル攻撃標準評価ボード(SASEBO)を使ったAES暗号の実装攻撃実験(セキュリティ(5),学生セッション,セキュリティ)
- ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証
- C-12-7 H.264/AVCエンコーダのFPGAへの実装・評価(C-12.集積回路B(ディジタル),エレクトロニクス2)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- MRSLで構成したAESのS-BOX回路のDPA耐性検証
- 組合せを利用する分類法を用いた相互情報量解析 (情報セキュリティ)
- L-010 GPGPUを用いた暗号攻撃(ネットワーク・セキュリティ,一般論文)
- 3ZE-6 相関値の変化傾向に着目した篩い分けのCPAへの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
- L-020 AESに実装されたレジスタに対する相互情報量解析の適用(L分野:ネットワーク・セキュリティ,一般論文)
- C-036 モンゴメリ逆元算のFPGA化設計(C.アーキテクチャ・ハードウェア)
- L-040 ハードウェア実装されたXOR演算に対するDPA手法(L分野:ネットワーク・セキュリティ)
- M_052 DPA対策実験による電力解析評価プラットフォームの検証(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- C-014 Handel-Cによる暗号処理ボードSEBSW-2への暗号回路の実装・評価(C.アーキテクチャ・ハードウェア)
- C_004 Mersenne TwisterのIPコア化について(C分野:ハードウェア)
- L-011 SASEBO-Rを使用した電磁波解析と電力解析の比較(ネットワーク・セキュリティ,一般論文)
- L-009 AESの実装方法の違いによるCPAの比較(ネットワーク・セキュリティ,一般論文)
- AES暗号回路へのCPA攻撃の適用範囲に関する検証
- CUDA環境における共通鍵ブロック暗号の高速実装 (コンピュータシステム)
- フレキシブルマルチポート連想メモリ(計算機構成要素)
- 組合せを利用する分類法を用いた相互情報量解析
- M_051 MRSLによるS-BOXへのDPA対策効果の検証(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- A-7-5 FPGAに対するDPAによるリーク現象の検証(A-7.情報セキュリティ,基礎・境界)
- CUDA環境における共通鍵ブロック暗号の高速実装(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- サイドチャネル攻撃評価用ソフトウェアプラットホームの開発(情報ネットワーク)
- GPGPU実装されたブロック暗号のための性能モデルの提案 (コンピュータシステム・2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- D-2-7 艦隊防空における目標割当用ニューラルネットワーク(D-2.ニューロコンピューティング,一般セッション)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)
- CUDA実装された共通鍵ブロック暗号のための性能予測モデルの検討(GPUとHPC,FPGA応用及び一般)