小田 典明 | Nec 先端デバイス開発本部
スポンサーリンク
概要
Nec 先端デバイス開発本部 | 論文
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路