佐野 雅彦 | 徳島大学工学部知能情報工学科
スポンサーリンク
概要
関連著者
-
佐野 雅彦
徳島大学工学部知能情報工学科
-
佐野 雅彦
徳島大学総合情報処理センター
-
高橋 義造
徳島大学工学部
-
佐野 雅彦
徳島大学 高度情報化基盤センター
-
佐野 雅彦
日亜化学工業
-
栗栖 一洋
徳島大学工学部知能情報工学科
-
岡 圭司
徳島大学工学部
-
杉原 泰次郎
徳島大学工学部知能情報工学科
-
タノマル ジュリオ
徳島大学工学部
-
井上 富夫
徳島大学工学部知能情報工学科
-
高橋 義造
徳島大学工学部 知能情報工学科
-
岡田 智士
徳島大学工学部知能情報工学科
-
Flavell Andrew.
徳島大学工学部知能情報工学科
-
高橋 義道
徳島大学工学部知能情報工学科
-
稲富 裕介
NEC ICマイコンシステムズ
-
稲富 祐介
徳島大学 工学部
-
Andrew C.Flavell
(株)ジャストシステム
-
Andrew C.Flavell
株式会杜ジャストシステム
-
杉原 泰次郎
株式会社メイテック
-
和田 知士
シンクス株式会社
-
Flavell Andrew
徳島大学工学部知能情報工学科
-
高橋 義造
徳島大学工学部知能情報工学科
著作論文
- 自動配線問題における遺伝アルゴリズムの適用法とその並列処理
- 配線問題へのGAの適用法とその並列処理
- FPGAによるSIMD型GAマシンの設計
- 拡張性を考慮したSIMD型並列遺伝アルゴリズムと専用プロセサ要素の設計
- k-ary,n-cube型ネットワークルータのFPGA化 : 実装と評価
- k-array n-cubeネットワークルータのFPGA化 : ルータの構成
- FPGA化のためのk-ary n-cube型相互結合網用のルータの設計
- FPGA化のためのk-ary n-cube型相互結合網用のルータの設計
- ランダム引き剥し法を用いた並列配線処理
- 配線コストによる伝搬遅延を用いた並列経路探索法
- 部分引きはがし再配線法による並列処理のための多端子ネットの経路探索法
- 重み拡散を用いた並列配線処理方式
- Multi-pin netの引き剥しを考慮した並列配線処理
- 伝搬遅延による配線経路探索プロセッサ