k-ary,n-cube型ネットワークルータのFPGA化 : 実装と評価

概要

論文の詳細を見る
並列計算機の総合的性能は計算機アーキテクチャと実行されるソフトのアルゴリズムに依し, これまでに多くの方式の提案とその成果が報告されており,今後,多様な並列処理アルゴリズムが考案されると推測される.しかしハードウエアの実現においては,そのコスト的な問題から考案されたアルゴリズムに対するハードウエアの様々な評価・比較検討することが難しい.これに対して近年のFPGAなどの書き換え可能デバイスの高性能化により,現在では10万ゲート相当のFPGAが開発されており,従来では数個〜数十個必要であった回路が1〜数個に集積可能となっている.この様な背景から我々はMIMD型超並列計算機向きのルータをFPGA化することにより,アルゴリズムに対してより柔軟性を持つことの出来るネットワークの構築を目的としている.特にFPGAは書き換え可能回数が多く,頻繁に内部論理を変更する用途,つまり,ハードウエアの評価・比較に向いている.FAGAデバイスをルータに用いた場合の特徴は,(1)ゲートアレイやカスタムVLSIを用いたルータの実現では少数個の作成にはコストが高く,頻繁にネットワーク構成や内部パラメタを変化させて評価を行う用途にはFPGAの方が低コストで試作・評価ができる.(2)SRAM型の揮発性FPGAを用いれば,アプリケーションに対して効率の高いルータアーキテクチャを実行時に選択できるようになり,アプリケーションに特化したアーキテクチャを用意できる.将来,デバイスの部分再プログラムが可能になれば,複数の特性の異なるアプリケーションの実行に対して動的可変構造のネットワークが実現できる.(3)ゲートアレイやカスタムU-SIと比較して利用できるゲート数が少ないが,現在ではゲート数の多いFPGAも開発されつつあり,動作速度の問題も改善されつつある.などがあり,今回使用するFPGAデバイスには主として次の2つの利点がある.・内蔵RAM パケット交換型のルータでは内部に複数のバッファを必要とするので,このRAMの使用により回路を効率化ができる.・バスリソース FPGA内部に配置されるバスリソースにより,ルータに不可欠なクロスバスイッチやデータセレクタが効率的に実現できる.
一般社団法人情報処理学会の論文
1996-09-04

k-ary,n-cube型ネットワークルータのFPGA化 : 実装と評価

スポンサーリンク

概要

著者

関連論文

スポンサーリンク