鄭 若〓 | 東京大学大規模集積システム設計教育研究センター
スポンサーリンク
概要
関連著者
-
鄭 若〓
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
東京大学大学院工学系研究科
-
浅田 邦博
東京大学 大学院 工学系研究科
-
佐藤 義則
日産自動車(株)電子技術本部電子生産技術部第五電子設計課
-
佐藤 義則
日産自動車(株)evパワートレイン開発部
-
池田 誠
東京大学 大学院 工学系研究科
-
浅田 邦博
大規模集積システム設計教育研究センター
-
鄭 若〓
大規模集積システム設計教育研究センター
-
鄭 若〓
東京大学 工学系研究科 電子工学専攻, VLSIセンター
-
池田 誠
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
東京大学工学系研究科
-
浅田 邦博
東京大学大学院工学系研究科電子工学専攻
-
浅田 邦博
東京大学大規模集積システム設計教育研究センター(vdec):東京大学大学院工学系研究科電気系工学専攻
-
ディア キンフィ
東京大学大学院 工学系研究科 電子工学専攻
-
李 知漢
東京大学 工学系研究科 電子工学専攻, VLSIセンター
-
鄭 若〓
東京大学工学系研究科電子工学専攻, VLSIセンター
-
李 知漢
東京大学工学部電子工学科
-
池田 誠
東京大学大学院工学系研究科
著作論文
- C-12-6 2線式ドミノ回路による終了検出型マイクロコントローラの設計(C-12.集積回路B(ディジタル),一般講演)
- シフト型終了予測加算器の設計及びマイクロプロセッサへの応用
- シフト型終了予測加算器の設計及びマイクロプロセッサへの応用
- シフト型終了予測加算器の設計及びマイクロプロセッサへの応用
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 疑似非同期式マイクロプロセッサの設計と実現
- ケーススタディー:アーキテクチャとFPGAマッピングとの考察 : FPGAでマイクロプロセッサの実現
- 同期式終了検知加算器の設計と評価