高田 俊和 | NEC(株)

スポンサーリンク

概要

• 高田 俊和の詳細を見る
• 同名の論文著者
• NEC(株)の論文著者

NEC(株) | 論文

• ブロック内配線を考慮した遅延時間算出手法
• 論理合成後の論理回路図生成の一手法
• 統合論理設計支援システムILOSにおける回路図自動発生 : LODAC2
• 状態遷移表を中心としたマイコン組み込みシステム用開発環境ZIPC : 具体的応用例
• 状態遷移表の型の定義 : 開発への応用

もっと見る

スポンサーリンク