P/N駆動力バランスを考慮した基板バイアス制御による超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらつき抑制 (シリコン材料・デバイス 先端CMOSデバイス・プロセス技術(IEDM特集))

スポンサーリンク

概要

• 論文の詳細を見る
• 2014-01-29

著者

• 篠原 博文

  超低電圧デバイス技術研究組合:ルネサスエレクトロニクス株式会社

関連論文

• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• P/N駆動力バランスを考慮した基板バイアス制御による超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらつき抑制 (シリコン材料・デバイス 先端CMOSデバイス・プロセス技術(IEDM特集))
• 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)

スポンサーリンク