入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会エレクトロニクスソサイエティの論文

著者

• 大倉 俊介

  Division Of Electrical Electronic And Information Engineering Osaka University

関連論文

• 同相除去比を強化した増幅器
• 可変利得増幅器の設計
• 連続サンプルコンパレータの解析と応用
• C-12-20 連続サンプルコンパレータの解析(C-12. 集積回路C(アナログ), エレクトロニクス2)
• A-1-12 同相除去比を強化した増幅器(A-1. 回路とシステム, 基礎・境界)
• Column-Parallel ADC に用いる高精度, 小面積 D-Flip-Flop 回路
• 電流スイッチング制御を用いた小面積参照電圧生成回路
• C-12-14 小信号モデルを用いた可変利得増幅器用アンプの解析(C-12.集積回路C(アナログ),一般講演)
• A 10-bit 800-Column Low-Power RAM Bank Including Energy-Efficient D-Flip-Flops for a Column-Parallel ADC(Analog Circuit Techniques and Related Topics)
• 入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討
• 入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討(電子回路)
• マージド・キャパシタ・スイッチング法を用いたパイプラインA-DコンバータのMDACセグメント内差動キャパシタミスマッチに関する解析
• マージド・キャパシタ・スイッチング法を用いたパイプラインA-DコンバータのMDACセグメント内差動キャパシタミスマッチに関する解析

もっと見る 閉じる

スポンサーリンク