ブロック反復法による電源回路網解析の高速化 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 2011-11-28

著者

• 森下 拓海

  京都大学大学院情報学研究科通信情報システム専攻

関連論文

• A-3-10 ヤコビ法を用いた電源回路網解析のGPU実装(A-3.VLSI設計技術,一般セッション)
• ブロック反復法による電源回路網解析の高速化 (VLSI設計技術)
• ブロック反復法による電源回路網解析の高速化 (ディペンダブルコンピューティング)
• クリロフ部分空間法を用いた電源回路網解析のGPU実装による高速化
• ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
• ブロック反復法による電源回路網解析の高速化(配置配線,デザインガイア2011-VLSI設計の新しい大地-)
• ブロック反復法による電源回路網解析の高速化

スポンサーリンク