LDPC符号化OFDM-UWB方式に基づく820Mb/sベースバンド処理LSI (計算機アーキテクチャ 組込みシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 情報処理学会の論文
• 2009-01-13

著者

• 中村 浩一

  早稲田大学大学院情報生産システム研究科

• 清水 一範

  早稲田大学大学院情報生産システム研究科

• 牛木 慎祐

  早稲田大学大学院情報生産システム研究科

関連論文

• モバイル向け0.3mW 1.4mm^2動き検出プロセッサLSI(集積エレクトロニクス)
• LDPC符号化OFDM-UWB方式に基づく820Mb/sベースバンド処理LSI(組込みシステムプラットフォーム)
• LDPC符号化OFDM方式における高速ベースバンド処理アーキテクチャの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• OFDM無線通信向き高速・低消費電力FFT回路の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• OFDM無線通信向き高速・低消費電力FFT回路の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 楕円曲線暗号に適したGF(2^m)上のSIMD型MSD乗算器の設計(システム設計及び一般)
• 楕円曲線暗号に適したGF(2^m)上のSIMD型MSD乗算器の設計(算術演算回路,システム設計及び一般)
• 楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計(FPGAとその応用及び一般)
• 楕円曲線暗号向けGF(2^m)上の Digit-Serial 乗算器の設計
• GF(2m)上のMSB乗算器をベースにした楕円曲線暗号LSI向けMSD乗算器の実装 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (演算器設計)
• LDPC符号化OFDM-UWB方式に基づく820Mb/sベースバンド処理LSI (計算機アーキテクチャ 組込みシステム)
• C-12-21 メモリベース並列化FFT回路におけるメモリマッピング法(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
• LDPC符号化OFDM-UWB方式に基づく820Mb/sベースバンド処理LSI(組込みシステムプラットフォーム)
• LDPC符号化OFDM-UWB方式に基づく820Mb/sベースバンド処理LSI(組込みシステムプラットフォーム)
• LDPC符号化OFDM方式における高速ベースバンド処理アーキテクチャの提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• D-11-71 H.264/AVCエラーコンシールメントに基づくUEPメディアシステムの消費電力削減手法(D-11. 画像工学,一般セッション)
• 高効率Message-Passingスケジュールを用いたイレギュラーLDPC復号器の高速マルチレート設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 高効率Message-Passingスケジュールを用いたイレギュラーLDPC復号器の高速マルチレート設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 列処理演算法に着目したマルチレート対応イレギュラーLDPC符号復号器(符号化と演算,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• 不均一誤り保護方式を用いたメディア処理システムの計算量削減手法(一般)
• A-6-7 マルチメディアデータの重要度に基づく不均一誤り保護方式(A-6.情報理論,一般講演)
• 高効率Message-Passingスケジュールを用いた部分並列型イレギュラーLDPC復号器(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
• 高効率Message-Passingスケジュールを用いた部分並列型イレギュラーLDPC復号器(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
• インターリーブを考慮したReconfigurable Adaptive FEC(システムオンシリコン設計技術並びにこれを活用したVLSI)
• モバイル向け0.3mW 1.4mm^2動き検出プロセッサLSI
• モバイル向け0.3mW 1.4mm^2動き検出プロセッサLSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計(FPGAとその応用及び一般)
• 楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計(FPGAとその応用及び一般)
• 楕円曲線暗号向けGF(2^m)上のDigit-Serial乗算器の設計(FPGAとその応用及び一般)
• 高効率Message-Passingスケジュールを用いたLDPC復号器の低消費電力化 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (アーキテクチャ設計と低電力化)
• 動的再構成可能なマルチレート対応LDPC符号復号器の実装(リコンフィギャラブルシステム応用I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• メモリ容量削減手法を用いた高スループットLDPC復号器
• メモリ容量削減手法を用いた高スループットLDPC復号器(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
• 設計事例 FIFOバッファによる高効率Message-Passingスケジュールを用いたLDPC復号器
• Min-Sumアルゴリズムを用いたLDPC復号器のメモリ削減手法(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
• Min-Sumアルゴリズムを用いたLDPC復号器のメモリ削減手法(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
• Min-Sumアルゴリズムを用いたLDPC復号器のメモリ削減手法(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
• Sum-Product アルゴリズムによる信頼度情報の伝播を改善する部分並列 LDPC 復号器の実装と評価(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI)
• Sum-Product アルゴリズムによる信頼度情報の伝播を改善する部分並列 LDPC 復号器の実装と評価(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI)
• インターリーブを考慮したReconfigurable Adaptive FEC(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 動的再構成可能システムによるプロトコルブースタの実装
• 動的再構成可能システムによるプロトコルブースタの実装
• 動的再構成可能システムによるプロトコルブースタの実装

もっと見る 閉じる

スポンサーリンク