統計的パス遅延解析のためのMonte Carlo STA実行数評価の一手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (DFM(3))
スポンサーリンク
概要
- 論文の詳細を見る
- [電子情報通信学会]の論文
- 2007-04-23
著者
関連論文
- C-12-41 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化(C-12.集積回路,一般セッション)
- A-3-14 リーク電流測定用トランジスタアレイ回路の測定(A-3. VLSI設計技術,一般セッション)
- A-1-8 大域ばらつきの近似次数が回路遅延ばらつきに与える影響(A-1.回路とシステム,一般講演)
- A-3-22 MOSFETのリーク電流ばらつき測定のための回路検討(A-3.VLSI設計技術,一般講演)
- A-1-27 回路特性ばらつき解析に対する重点的サンプリングの適用検討(A-1.回路とシステム,一般セッション)
- 統計的パス遅延解析のためのMonte Carlo STA実行数評価の一手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (DFM(3))