RTZ波形の適用によるΔΣD/A変換器のグリッチ雑音の改善

スポンサーリンク

概要

• 論文の詳細を見る

• This paper discusses the analytical result of the glitch noise improvement in the multi-bit delta sigma D/A converter with Data-Weighted-Averaging (DWA). The DWA-DAC is effective for the improvement measure of SNR deterioration with element deviation. However, the DWA-DAC has the problem that the accuracy decreases by the glitch noise. The glitch noise occurs by the timing skew. So we propose to use RTZ waveform (fixed code) that is appropriate for the DWA-DAC. In this result, we obtain that the accuracy is able to improve 10dB when the timing-skew is 100ps.

著者

• 松谷 康之

  青山学院大学大学院理工学研究科

• 松谷 康之

  青山学院大学

• 井原 高廣

  青山学院大学大学院理工学研究科電気電子工学コース

• 松谷 康之

  青山学院大 大学院理工学研究科

• 井岡 惠理

  青山学院大学大学院理工学研究科電気電子工学専攻電子回路応用研究室

• 井岡 惠理

  青山学院大学

• 松谷 康之

  青山学院大

関連論文

• 固定小数点カウンタとTDCを用いた全ディジタルPLLの提案(研究速報)
• ディジタル余弦波発生回路を用いた分数分周回路(アナログ信号処理)
• 二重素子循環法によるΔΣD/A変換器のデジタルトリミング手法
• 時定数を用いたラッチドコンパレータ回路
• キックバックの影響を低減できる全差動比較器用プリアンプ回路の検討
• A-1-22 キックバックの影響を低減できる全差動比較器の検討(A-1.回路とシステム,一般セッション)
• C-12-20 二重素子循環法によるΔΣD/A変換器のデジタルトリミング手法(C-12.集積回路,一般セッション)
• 二重素子循環法によるΔΣ D/A変換器のデジタルトリミング手法
• 1bit △Σモジュレータを用いたアナログ・ディジタル融合無線伝送(アナログ信号処理)
• 二重積分器を用いたD-A変換器用BIST回路(高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
• 固定小数点カウンタとTDCを用いた全ディジタルPLLの提案
• △Σモジュレータの低周波ディザ信号に関する検討(研究速報)
• A-1-21 ΔΣモジュレータのディザ信号に関する検討(A-1.回路とシステム,一般セッション)
• デジタル余弦波発生回路を用いた分数分周回路
• A-1-22 エレメント・マッチングを用いたΔΣ型DACの高精度化の検討(A-1. 回路とシステム,一般セッション)
• 二重積分発振回路を用いた分数分周回路 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (アナログ集積回路ブロック)
• ΔΣモジュレータを用いた分周回路の一検討
• A-1-24 単調性を有するTDC回路の検討(A-1. 回路とシステム,一般セッション)
• A-1-23 全デジタルPLL用位相検出器の一検討(A-1. 回路とシステム,一般セッション)
• A-3-14 CMOSトランジスタ基板電圧制御回路の一検討(A-3. VLSI設計技術,一般セッション)
• 電源電圧0.5Vでの低電圧論理回路の高速動作の検討
• 電源電圧0.5Vでの低電圧論理回路の高速動作の検討(研究速報)
• RTZ波形の適用によるΔΣD/A変換器のグリッチ雑音の改善
• 基板バイアス効果を用いた従来低電力化技術の改善の研究
• ゲーテッドリングオシレータを用いたTDC回路の検討
• インダクタンスを用いた位置センサの検討
• 発振器を用いたアクチュエータ制御回路の検討
• 位置センサによるアクチュエータの検討
• 歪率を用いた抵抗値電圧依存性の評価手法の検討
• 1.5bitDACの出力波形の検討
• 歪率を用いた抵抗値電圧依存性の評価手法の検討
• RTZ波形の適用によるΔΣD/A変換器のグリッチ雑音の改善
• 2段フェーズインクリメンタルコンバータの検討
• 分周数自動調節機能を有する二重積分発振回路を用いた分数分周PLL回路の検討
• 容量値センサを用いたアクチュエータ制御回路の検討
• MDインバータを用いたPWMDACの研究
• ΔΣ型A/D変換回路の低電圧化に関する検討
• RTZ波形の適用によるΔΣD/A変換器のグリッチ雑音の改善
• 負性抵抗で結合した3つのBVP発振器の発振特性
• 電圧一致を検出するラッチドコンパレータの検討
• A-1-19 分周数自動補正DIOを用いた分数分周PLL回路の研究(A-1.回路とシステム,一般セッション)
• A-1-18 可変遅延インバータを用いたDCDLの研究(A-1.回路とシステム,一般セッション)
• 分周数自動補正DIOを用いた分数分周PLL回路の実測による性能評価
• Multi bit PWMDAC with Multi Delay Inverter
• 低歪スピーカ駆動回路の検討
• ΔΣ型分数分周PLLのセルフディザリング手法の検討
• ΔΣ変調におけるリミットサイクル発振の抑制手法の一検討
• 再帰型PWMDAC回路の検討
• 可変遅延インバータによるデジタル制御リング発振回路の一検討
• 遅延要素を用いた位相同期機構を有するPLLの検討
• MDインバータを用いた多 bit PWMDAC

もっと見る 閉じる

スポンサーリンク