動的計測ツールのバイナリ変換機能を利用した自動並列処理システムの開発
スポンサーリンク
概要
- 論文の詳細を見る
プログラムの高速化にはマルチコアプロセッサを活用した並列処理が重要である。並列処理を行うにはマルチスレッドコードが必要になるが、手動で生成することは困難である。そこで、プログラムの自動並列処理を行うシステムの開発が必要となる。本稿では、動的計測ツールがプログラムの計測処理を行うときにバイナリコードを計測処理が行いやすい中間表現に変換する処理に着目し、その部分に並列化コードを生成する処理を追加しプログラムを並列処理させる手法を述べる。そして、プログラムのループを対象にした並列処理による性能向上を評価する。
- 一般社団法人情報処理学会の論文
- 2012-03-06
著者
関連論文
- チェックポインティングとコード差分実行による時短シミュレーション法の提案
- 流量制限による相互結合網の実効性能改善の検討
- 流量制限による相互結合網の実効性能改善の検討
- 長時間シミュレーションにおける効率的デバッグ手法の提案
- Valgrindを用いたパスプロファイリングツールの開発
- 分散オブジェクトORBエンジンの導入によるFPGA搭載システム連携の短期間開発事例(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)
- 2パス限定投機方式におけるループ展開の効果(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- スヌープキャッシュをベースにした投機的メモリアクセス機構の提案(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- 分岐予測を応用したループ内パス予測方式の検討(プロセッサアーキテクチャ,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))
- 履歴情報詳細化によるパス予測の高精度化の検討(プロセッサアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)
- ループにおけるパス予測と分岐予測の関連性についての考察(マイクロアーキテクチャ,並列/分散/協調とディペンダブルコンピューティング及び一般)
- 暗号化ZIPファイルにおけるパスワード解析のGPUによる高速化
- 2パス限定投機システムにおける最適化コードへのループ展開の適用効果の評価
- 投機的マルチスレッドシステムにおけるスレッド動作の可視化
- 分岐予測機構を応用したループパス予測器の初期検討
- チェックポインティングによる評価条件が可変な高速シミュレーション手法の提案
- 2パス限定投機システムにおける消費電力の検討
- 動的計測ツールのバイナリ変換機能を利用した自動並列処理システムの開発
- 基本ブロックを単位とする投機的マルチスレッドVLIWアーキテクチャ
- fat-treeにおけるパケット分布の可視化