高速電磁界解析を用いた多層回路基板の耐ノイズ設計(若手研究者発表会)
スポンサーリンク
概要
- 論文の詳細を見る
多層回路基板の耐ノイズ解析を1時間以内で可能とする高速電磁界解析技術と,実機を用いた耐ノイズ設計への適用結果について報告する.近年、回路基板の高速化や高密度化に伴い耐ノイズ設計が難しくなっており,フロントローディング設計のため,高速電磁界解析技術が必須である.構築した解析技術の評価のため,回路基板を試作し,同層間の電源パターン間の結合量について解析結果と実測結果が目標精度(10%)以内で一致する事を実証した.
- 一般社団法人電子情報通信学会の論文
- 2013-07-04
著者
関連論文
- 交直変換所におけるラジオノイズの評価手法
- 電子機器筐体の共振現象の解析
- バックボードを用いた10Gbit/s高速基板間シリアル信号伝送(ギガビット高速信号伝送技術)(最近の半導体パッケージと高速伝送・高周波実装技術論文特集)
- 最適化手法による多層プリント回路基板中に用いるビアの等価回路解析(電子部品)
- B-4-24 電源フィルタの機能性評価(B-4. 環境電磁工学,一般セッション)
- B-4-53 方形波インパルスノイズ試験におけるIC端電圧の変動要因の実験的分析(B-4.環境電磁工学,一般セッション)
- パワエレ用ノイズフィルタにおけるコモンモードーノーマルモード変換の検討(生体,EMC,一般)
- 高速電磁界解析を用いた多層回路基板の耐ノイズ設計 (環境電磁工学)
- 高速電磁界解析を用いた多層回路基板の耐ノイズ設計(若手研究者発表会)