SLDS機構を用いたSystemC-Verilog HDLトランスレータの開発(ソフトウェア/ハードウェア協調設計,組込み技術とネットワークに関するワークショップETNET2012)

スポンサーリンク

概要

論文の詳細を見る
近年,企業間ではシステムレベル設計言語を用いたHW/SW協調設計の普及が進んでいる。しかし,教育機関での普及は使用するツール(例:動作合成ツール)が高価であるといった背景により,途上である。本研究では,学生がシステムレベル設計言語を用いたHW/SW協調設計を学ぶために,動作合成ツールの代替として,SystemC-Verilog HDLトランスレータを開発する。トランスレータ開発のためにフロントエンド,ミドルエンドは新規に開発し,バックエンドはDesign Methodology Lab提供の論理合成CADツール「Simple Logic Design System(SLDS)」の機構を利用した。
2012-02-24

著者

関連論文

もっと見る

スポンサーリンク