A-3-15 VHDL用2線論理回路ライブラリ(A-3.VLSI設計技術,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-08-30
著者
-
宮城 武志
琉球大学
-
長田 康敬
琉球大学工学部
-
長田 康敬
琉球大学工学部電気電子工学科
-
宮城 武志
琉球大学大学院理工学研究科
-
玉城 史郎
琉球大学工学部情報工学科
-
玉城 史郎
琉球大学工学部
-
宮城 武志
琉球大学大学院理工学研究科総合知能工学専攻
関連論文
- 非同期システムの制御回路のVHDLライブラリ合成
- レイアウト設計によるヒステリシス性しきいゲートの合成
- MIPSアーキテクチャ非同期プロセッサの設計とFPGA実装
- 時相ペトリネットによる非同期回路の設計について
- 非同期MIPSプロセッサの設計およびFPGA実装
- Linux 搭載可能組込み評価ボードを用いた組込み開発実習の事例
- D-10-20 Reduced-STGとStrong/Weak temporal orderによる非同期式回路の検証
- 離散ウェーブレット変換を用いた電子透かし法
- ヒステリシスを有するしきいゲートによる非同期システムについて
- D-10-21 信号遷移グラフによる非同期回路の論理合成