AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般)
スポンサーリンク
概要
- 論文の詳細を見る
Kasperらが提案したビットスライス実装によるAESの暗号化処理に対して,最適化された復号処理を実装した.AES復号処理のInvMixColumnsの最適化実装手法とIntel Core2プロセッサでの計測結果を紹介する.InvMixColumnsを仕様通りに実装した場合,復号処理は暗号化処理と比較して処理時間が約30%増加するが,我々の実装したプログラムでは処理時間の増加を約10%に抑えられ,そのまま実装した場合と比較して18%高速である.
- 2010-06-24
著者
関連論文
- A 0.9V 150MHz 10mW 4mm^2 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme
- SPN型ブロック暗号の実装について
- A-7-7 AESとHierocryptの差分/線形解読法に対する証明可能安全性
- ブロック暗号Hierocrypt-3 およびHierocrypt-L1 に対する強度/性能評価
- 次世代暗号HierocryptのC言語による実装
- 64ビット版Hierocryptの提案
- (入れ子型)SPN暗号の改良
- ブロック暗号Hierocryptの仕様と評価
- 入れ子型SPN構造について
- 入れ子型SPN構造について
- 入れ子型SPN構造について
- TripleDES拡張暗号アルゴリズム
- 2G-5 TripleDES拡張暗号アルゴリズム
- ICカード向け暗号ライブラリの開発
- 1L-7 暗号データ回復システムの試作
- AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般)
- AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般)
- AES復号処理のビットスライス実装の高速化(セキュリティ関係,一般)
- 第1回NESSIEワークショップ参加報告
- Fast software Encryption Workshop '98参加報告
- M8暗号に対する一攻撃手法