メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
スポンサーリンク
概要
- 論文の詳細を見る
メッセージ・シークエンス・チャートは並行プロセス間の動作を図的に表現する手段として提案され,UML などにも取り込まれる形で利用が進んでいる.一方,イベント間の発生順序を必要最低限しか指定しないという特性をもつため,ユーザがかならずしも意図しないイベント発生系列を含む場合がある.これを解析するための手段として,ディスコードの概念が Peled らによって提案され,計算アルゴリズムが示されているが,与えられたメッセージ・シークエンス・チャートのサイズに対して,指数的な計算時間を要する.本報告では,SAT を使ったディスコード計算のアルゴリズムを示す.
- 2010-03-19
著者
-
浜口 清治
大阪大学大学院情報科学研究科
-
中川 智文
大阪大学大学院情報科学研究科
-
垣内 洋介
大阪大学大学院情報科学研究科
-
中西 正樹
山形大学地域教育文化学部
-
谷本 匡亮
(株) ルネサステクノロジ
-
浜口 清治
大阪大学 大学院情報科学研究科
-
垣内 洋介
大阪大学 大学院情報科学研究科
-
浜口 清治
大阪大学大学院基礎工学研究科
関連論文
- 第一階述語論理のサブクラスに対する近似的モデル検査アルゴリズム (ディペンダブルコンピューティング)
- 第一階述語論理のサブクラスに対する近似的モデル検査アルゴリズム (VLSI設計技術)
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法 (ディペンダブルコンピューティング)
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法 (コンピュータシステム)
- 第一階述語論理のサブクラスに対する近似的モデル検査アルゴリズム
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法
- しきい値関数を表す共有2分決定グラフの最適な変数順序付けの計算複雑度
- 局所変数を含むアサーションに対するモデルチェッキングのためのチェッカ生成(アサーションベース検証,システム設計及び一般)
- 局所変数を含むアサーションに対するモデルチェッキングのためのチェッカ生成(システム設計及び一般)
- 動的局所変数を含むアサーションに対する限定モデルチェッキング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 動的局所変数を含むアサーションに対する限定モデルチェッキング(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 動的局所変数を含むアサーションに対する限定モデルチェッキング(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- アサーションベース検証の基礎とそのねらい(設計・検証, FRGAとその応用及び一般)
- アサーションベース検証の基礎とそのねらい(設計・検証, FRGAとその応用及び一般)
- アサーションベース検証の基礎とそのねらい(設計・検証, FRGAとその応用及び一般)
- 大規模回路設計に対するフォーマル仕様記述・検証技術の現状と動向
- 第一階述語論理のサブクラスに対する項の高さ縮減を用いた不変条件の近似的検証アルゴリズム(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 第一階述語論理のサブクラスに対する項の高さ縮減を用いた不変条件の近似的検証アルゴリズム(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 第一階述語論理のサブクラスに対する項の高さ縮減を用いた不変条件の近似的検証アルゴリズム(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 同値制約を考慮した第一階述語論理の決定可能なサブクラスによる等価性判定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 同値制約を考慮した第一階述語論理の決定可能なサブクラスによる等価性判定(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 同値制約を考慮した第一階述語論理の決定可能なサブクラスによる等価性判定(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 定数幅量子ブランチングプログラムの計算能力 (計算理論とアルゴリズムの新展開)
- 1回読み定数幅制約下での量子ブランチングプログラムと確率ブランチングプログラムの計算能力の比較
- クロネッカー式関数決定グラフの最適展開規則選択問題の計算複雑度(情報基礎理論ワークショップ(LAシンポジウム)論文小特集)
- 二分モーメントグラフによる除算表現の大きさの指数下界 (アルゴリズムと計算の理論)
- 二分モーメントグラフによる除算表現の大きさの指数下界
- モニタベース手法を用いたオン・チップ・バスプロトコルの機能検証に関する研究(研究会推薦博士論文速報)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(ハードウェア,フォーマルアプローチ論文)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- 第一階述語論理のサブクラスを利用したブール関数レベルの等価性判定手法(FPGAとその応用及び一般)
- 第一階述語論理のサブクラスを利用したブール関数レベルの等価性判定手法(FPGAとその応用及び一般)
- 第一階述語論理のサブクラスを利用したブール関数レベルの等価性判定手法(FPGAとその応用及び一般)
- 第一階述語論理のサブクラスを利用したブール関数レベルの等価性判定手法(FPGAとその応用及び一般)
- トランザクション識別子を伴うバスプロトコル間の変換器自動生成手法 (ディペンダブルコンピューティング)
- トランザクション識別子を伴うバスプロトコル間の変換器自動生成手法 (コンピュータシステム)
- トランザクション識別子を伴うバスプロトコル間の変換器自動生成手法
- トランザクション識別子を伴うバスプロトコル間の変換器自動生成手法
- 第一階述語論理の決定可能なサブクラスに対する同値制約を考慮した充足可能性判定(検証・理論, 組込技術とネットワークに関するワークショップ)
- 第一階述語論理の決定可能なサブクラスに対する同値制約を考慮した充足可能性判定
- 第一階述語論理の決定可能なサブクラスに対する同値制約を考慮した充足可能性判定(検証・理論, 組込技術とネットワークに関するワークショップ)
- VLIWプロセッサにおける演算命令発行スロット数の最適化
- VLIWプロセッサにおける演算命令発行スロット数の最適化
- VLIWプロセッサ自動生成における演算器構成最適化の一手法
- VLIWプロセッサ自動生成における演算器構成最適化の一手法
- A-3-8 メモリを用いた算術演算回路のFPGA実現とその電力評価(A-3.VLSI設計技術,一般セッション)