シングルスロープ型列並列A/D変換方式の低消費電力化回路検討(固体撮像技術)
スポンサーリンク
概要
- 論文の詳細を見る
CMOSイメージセンサの多画素化、高分解能化、高フレームレート化は、シングルスロープ型列A/D変換方式のクロック周波数高速化を要求し、デジタル回路部の消費電力増大を引き起こす。本論文ではデジタル部の消費電力削減のため、カウンタデータの小振幅化か可能なダイナミック比較器構成のラッチ回路およびプシュプル型CMOS反転増幅器を利用した低消費電力センスアンプ回路を提案している。シミュレーションによる検討にて、低消費電力化の可能性が示された。
- 2010-03-26
著者
関連論文
- シングルスロープ型列並列A/D変換方式の低消費電力化回路検討(固体撮像技術)
- CMOSインバータ構成差動増幅器の同相帰還回路の検討 (情報センシング)
- CMOSインバータ構成差動増幅器の同相帰還回路の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- シングルスロープ型列並列A/D変換方式の低消費電力化回路検討
- CMOSインバータ構成差動増幅器の同相帰還回路の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- しきい値電圧ばらつき依存性の少ないアナログメモリ用サンプルホールド回路とそれを用いたアナログ型プロセッサの提案
- EXCELシートを用いたCMOS増幅器の最小消費電力設計方法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)