CMOSインバータ構成差動増幅器の同相帰還回路の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

スポンサーリンク

概要

論文の詳細を見る
CMOS増幅器の高速・低消費電力化にはプシュプル型CMOSインバータが有効であるが、CMRRやPSRRが低いという課題がある。そこで疑似差動構成においてnMOSおよびpMOSそれぞれの共通ソースに3極管領域動作のトランジスタペアを設けた同相帰還回路を付加することでCMRR、PSRRが改善されることをSPICEシミュレーションにより確認した。この同相帰還回路を有するCMOSインバータ型差動増幅器を比較器に適用すると、チャージ・インジェクションによる同相出力変動の抑制に効果的である。
2010-07-22

著者

宇野正幸
(有)リニアセル・デザイン

関連論文

スポンサーリンク