多結晶シリコン薄膜トランジスタのトラップ密度の完全抽出(半導体材料・デバイス)

スポンサーリンク

概要

• 論文の詳細を見る

• 多結晶シリコン薄膜トランジスタ(poly-Si TFT)の絶縁膜界面と結晶粒界には,多数のトラップ準位が存在し,トランジスタ特性に影響を与える主たる要因となるため,それらのトラップ密度を分離して抽出することは重要である.本研究では,表側低周波C-V特性と裏側低周波C-V特性とI-V特性から,表側絶縁膜界面トラップ密度(D_<fr>)と裏側絶縁膜界面トラップ密度(D_<bk>)と結晶粒界トラップ密度(D_<gb>)を抽出する方法を開発した.まず,表側C-V特性と裏側C-V特性から,ポアソン方程式とキャリヤ密度方程式を数値的に解いて,D_<fr>とD_<bk>を抽出できる.次に,抽出したD_<fr>とD_<bk>とI-V特性から,二次元デバイスシミュレータを用いて,D_<gb>を抽出できる.本抽出方法を使って,レーザ結晶化poly-Si TFTに対して,酸素プラズマ処理と水素プラズマ処理を施したもののトラップ密度を抽出した.まず,D_<fr>とD_<bk>とD_<gb>が異なるエネルギー分布をもつことが分かった.また,酸素プラズマ処理は,トラップ密度低減効果があるが裏側絶縁膜界面まで拡散しにくいことが分かった.これらの結果から,本抽出方法がPoly-Si TFTの評価に有用であると結論づけられる.

• 2010-02-01

著者

• 吉野 拓人

  龍谷大学大学院理工学研究科電子情報学専攻

• 原田 聖

  龍谷大学大学院理工学研究科電子情報学専攻

• 木村 睦

  龍谷大学大学院理工学研究科電子情報学専攻

• 木村 睦

  龍谷大学大学院理工学研究科電子情報学専攻:ハイテクリサーチセンター革新的材料・プロセス研究センター

関連論文

• 多結晶シリコン薄膜トランジスタのトラップ密度の完全抽出(半導体材料・デバイス)
• Poly-Si TFTによるデバイスレベルのニューラルネットワーク(シリコン関連材料の作製と評価)
• 薄膜トランジスタの結晶粒界のトラップ密度の抽出方法の開発 : デバイスシミュレータによる抽出方法と抽出結果(半導体Si及び関連材料・評価)

スポンサーリンク