組込みシステム向けハードワイヤードTCP/IPオフロード・エンジンの小型化実装・高性能化手法(通信,組込技術とネットワークに関するワークショップETNET2008)
スポンサーリンク
概要
- 論文の詳細を見る
情報家電・組込みシステムの一部にはIPスループット向上を目的として,ハードワイヤードTCP/IPオフロード・エンジン(TOE)が実装されているが,その「最大ピークTCP/IP通信スループット/消費電力」をより高めることが求められている.そこで我々は通信アプリケーション特性に着目し,小さい回路コストで前述の課題に対応可能な高性能・低レイテンシTOEを開発すべく回路・ソフトウェアの構成について検討を行っている.本発表では我々が提案するTCP/IP受信回路の構成および開発状況を報告し,あわせて受信パケットに基づき簡素的に処理内容を推測し,DMA実行する手法についても概説する.
- 2008-03-20
著者
関連論文
- 組込みシステム向けハードワイヤードTCP/IPオフロード・エンジンの小型化実装・高性能化手法(通信,組込技術とネットワークに関するワークショップETNET2008)
- C-12-26 組込みシステムの超低消費電力化を達成するための高スループットTCP/IPオフロード・エンジン(C-12.集積回路,一般セッション)
- リフレッシュ理科教室におけるアンプラグドの活用
- リフレッシュ理科教室におけるアンプラグドの活用
- A-4-1 FPGAによるPCユーザ監視システムの設計(A-4. 信号処理,一般セッション)
- 組込みシステム向けハードワイヤードTCP/IPオフロード・エンジンの小型化実装・高性能化手法(通信,組込技術とネットワークに関するワークショップETNET2008)
- 組込みシステム向けハードワイヤードTCP/IPオフロード・エンジンの小型化実装・高性能化手法(通信,組込技術とネットワークに関するワークショップETNET2008)
- 組込みシステム向けハードワイヤードTCP/IPオフロード・エンジンの小型化実装・高性能化手法(通信,組込技術とネットワークに関するワークショップETNET2008)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- ジェスチャーによるコンピュータマウス操作の実現
- 深さ優先探索とスタックの利用を学習するCSアンプラグド教材の試作
- 使用者瞳認識によるディスプレイ電力管理システムのFPGA実装 (システム設計)
- K-036 人の動線情報収集システムを題材としたソフトウェア・ハードウェア同時設計による研究開発型PBLの評価(教育工学(1),K分野:教育工学・福祉工学・マルチメディア応用)