オンチップ伝達関数補正回路付PLL(アナログ・デジアナ・センサ,通信用LSI)

スポンサーリンク

概要

• 論文の詳細を見る

• デジタル家電用システムLSIや、通信機器用システムLSIなどに組み込まれる汎用PLL(位相同期ループ)は、広い入出力周波数範囲で周波数ロックできる事が望まれる。それぞれの用途によってカスタムにPLLを設計すると、設計・検証・テストのコストが甚大になってしまうためである。しかしながら近年の微細CMOSテクノ台ジでは素子のプロセス・電源電圧・温度(PVT)ばらつきの問題が深刻になり、全PVT条件下でPLLの安定性を保証する事が困難な事から、PLLの入出力周波数範囲仕様を狭めざるを得なくなっている。そこで2つのオンチップデジタル回路によりループ伝達関数をキャリブレーションする事で、全PVT条件下でも安定性が不変となるPLLを開発したので報告する。

• 2007-07-19

著者

• 森 俊彦

  富士通株式会社

• 近藤 雅文

  株式会社富士通研究所

関連論文

• オンチップ伝達関数補正回路付PLL(アナログ・デジアナ・センサ,通信用LSI)
• 量子化機能素子のためのAs-Grownナノ構造の作成
• オンチップ伝達関数補正回路付PLL (情報センシング)
• ダブルエミッタRHET構造を有するSRAMセル
• ダイナミックバイナリサーチによる高速チューニング機能を有した広帯域シンセサイザ(VLSI一般(ISSCC2006特集))
• ダイナミックバイナリサーチによる高速チューニング機能を有した広帯域シンセサイザ
• 低消費電力SRAM向けチャージトランスファアンプとエンコードバス

スポンサーリンク