A-1-17 スイッチトカレント乗算器の高精度化に向けた検討(A-1.回路とシステム,一般講演)
スポンサーリンク
概要
- 論文の詳細を見る
- 2006-03-08
著者
関連論文
- DACE確率過程モデルを用いたアナログ集積回路のサイジング手法 : 大域解探索手法の検討
- A-3-7 DACE 確率過程モデルによるアナログ集積回路の定数最適化
- D-12-111 非線形テンプレートに対応した超並列型DT-CNNエンジン(D-12.パターン認識・メディア理解,一般講演)
- D-12-110 非線形テンプレートを用いたCNN画像処理(D-12.パターン認識・メディア理解,一般講演)
- 多階調出力関数をもつDT-CNNの理論解析
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法
- 領域分割手法と特性推定をもとにしたアナログ集積回路のサイジング(アナログ回路技術ショートノート-アナログ回路技術の創造と伝承を目指して-)
- A-3-5 動的探索窓を使ったDACE確率過程モデルによるアナログ集積回路の定数最適化(A-3. VLSI設計技術)
- 非直線性誤差高速評価のためのパイプライン型ADCの動作記述モデルの作成と評価
- 遺伝的手法による神経回路網の学習を実現する専用エンジンアーキテクチャ
- A-1-17 スイッチトカレント乗算器の高精度化に向けた検討(A-1.回路とシステム,一般講演)
- A-1-16 チャージインジェクション誤差電流を低減したスイッチトカレント回路の一構成法(A-1.回路とシステム,一般講演)
- CAのカオス性雑音を用いたDT-CNNによる大域的最適化手法
- C-12-36 昇圧用チャージポンプ回路の高効率低電圧駆動に向けた検討(C-12. 集積回路C(アナログ), エレクトロニクス2)
- ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討
- ビアプログラマブルアナログ回路VPAのチップ設計と特性評価(LSI・集積回路および実装技術,デザインガイア2012-VLSI設計の新しい大地-)
- ビアプログラマブルアナログ回路VPAのチップ設計と特性評価(LSI・集積回路および実装技術,デザインガイア2012-VLSI設計の新しい大地-)
- ビアプログラマブルアナログ回路VPAのチップ設計と特性評価