CMPアーキテクチャを導入したマルチメディア処理向けVLIWプロセッサ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
CMPアーキテクチャ向けに,粗粒度データ並列性に注目したMPEG2ソフトウェアデコーダを開発した.このデコーダは,実行するプロセッサコア数が増減しても,プロセッサコアへの処理割付けなど一部のコード修正のみでそのまま再利用でき,プロセッサコア数に対しスケーラビリティのあるものとなっている.我々の開発したCMPアーキテクチャを採用した4コアプロセッサFR1000にソフトウェアデコーダを搭載したところ,1コア使用時と比較して約3.2倍の性能向上が得られ,1コアで目標性能を実現するよりも消費電力を削減できる結果が得られた.
- 社団法人電子情報通信学会の論文
- 2006-06-01
著者
関連論文
- CMPアーキテクチャを導入したマルチメディア処理向けVLIWプロセッサ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- CMPアーキテクチャを導入したマルチメディア処理向けVLIWプロセッサ(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 3. FR1000におけるチップマルチプロセッサアーキテクチャの紹介(マルチコアにおけるソフトウェア)
- 4 8-Way VLIWプロセッサ内蔵シングルチップマルチプロセッサ(プロセッサ, DSP, 画像処理技術及び一般)
- 48-Way VLIWプロセッサ内蔵シングルチップマルチプロセッサ(プロセッサ, DSP, 画像処理技術及び一般)
- 48-Way VLIWプロセッサ内蔵シングルチップマルチプロセッサ(プロセッサ, DSP, 画像処理技術及び一般)
- 48-Way VLIWプロセッサ内蔵シングルチップマルチプロセッサ(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集))
- 8並列同時実行可能な組込み用途向けVLIWプロセッサの構成と性能評価
- 8並列同時実行可能な組込み用途向けVLIWプロセッサの構成と性能評価
- 8並列同時実行可能な組込み用途向けVLIWプロセッサの構成と性能評価
- 8並列同時実行可能な組込み用途向けVLIWプロセッサの構成と論理検証手法
- 8並列同時実行可能な組込み用途向けVLIWプロセッサの構成と論理検証手法
- 4Way VLIW 組み込み用途向けマルチメディアプロセッサ
- 1.2W, 2.16GOPS/720MFLOPSマルチメディア用組み込みスーパースカラプロセッサ
- 1.2W, 2.16GOPS/720MFLOPSマルチメディア用組み込みスーパースカラプロセッサ
- 1.2W2.16GOPS/720MFLOPSマルチメディア用組み込みスーパースカラプロセッサ
- 大規模空間データからの最適領域集合の効率的な発見方法