低電圧(3V)シリアルインタフェース用データ再生回路の試作

スポンサーリンク

概要

論文の詳細を見る
B-ISDNの装置内では、150Mbps以上のATMセル信号の様な高速デジタルデータを伝送するシリアル伝送路画多数必要となる。また、今後システムの低電力化、小型化に伴い、3V動作のLSIが多数用いられると考えられることから、3Vで動作するATMセル信号シリアル伝送用LSIが求められる。シリアル伝送においては、シリアルデータからクロック成分を抽出し、データの波形再生を行う技術が必須となることから、低電圧3Vで動作する高速シリアル伝送用LSIのデータ再生回路の実現が求められる。我々は以前より、3V動作に適した高速シリアル伝送用LSIのクロック抽出及びデータ再生回路として、リングオシレ一夕を電圧制御発振回路に用いた方式を提案してきた。本稿では、上記の方式を用いたシリアル伝送用LSIのデータ再生図路を試作し、良好な動作を確認したので報告する。
社団法人電子情報通信学会の論文
1994-09-26

著者

関連論文

もっと見る

スポンサーリンク