3.3V/5.0V共用内部降圧回路
スポンサーリンク
概要
- 論文の詳細を見る
MOS メモリでは、トランジスタの高性能化と信頼性の確保のために、チップ内部電圧を下げることがしばしば行われる。現在は、電源電圧は5.0V系から3.3V系への移行期にあり、3.3V系では最低電源電圧を2.7V, 最高3.6Vにすると相対的に広い電源電圧幅を保障しなければならない。このため、ここでもやはり動作性能と信頼性の両立を考えると、5.0V系と同様にチップ内部電圧の安定化レギュレータを用いることが望ましい。そこで、3.3V/5.0V で共用できる内部降圧回路を考えた。
- 社団法人電子情報通信学会の論文
- 1994-09-26