シェーパLSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
ATM網におけるポリシング機能としてのシェーピングにおいて,網内に発生し得るCDV(Cell Delay Variation)を十分に許容し,より高速のインタフェースに対応するトラフィックシェーパを設計することは,ATM網構築の上で有用である。シェーパLSIに関しては種々の開発例が報告されているが,我々は,622.08Mbps又は155.52Mbpsの信号速度に対応可能であり,演算精度にも優れ且つVP/VCコネクション中の任意の4096コネクションに拡張可能なシェーパLSIを,CDV削減形アルゴリズムを用いて開発した。本稿では,その概要,及び特徴を述べる。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
関連論文
- B-8-22 プロトコルフリーな切替方式の検討
- イーサネットトランスポートネットワークシステムの開発
- SB-7-3 10 Gbps Very Short Reach (VSR)光インタフェースの開発
- シェーパLSIの開発
- シェーパのアーキテクチャに関する一考察
- ATMスイッチの開発
- ソフトウェアによるOAM処理構成に関する一検討
- ABR-VS/VDのバッファリング効果の評価
- ABR-VS/VDにおけるセグメント間レート情報直接通知方式
- 輻輳情報直接通知によるVS/VDを用いたABRサービスの性能評価
- ABR-VS/VD配備における一検討
- SDH信号終端用ボード
- ATMシステム用2.4Gb/sインタフェースボードの開発