組み合わせ論理回路の消費電力評価用の一手法
スポンサーリンク
概要
- 論文の詳細を見る
近年、携帯電気機器等の普及に伴い、低消費電力化CMOS回路の設計が注目を集めている。消費電力を正確に評価するには、膨大な計算時間及び大きな記憶量が必要となるため、平均的な消費電力は平均的なゲートの動作回数、最大の消費電力は、同時に出力値が変化可能なゲート数によって回路内で消費される電力を近似的に評価される。
- 社団法人電子情報通信学会の論文
- 1996-09-18
近年、携帯電気機器等の普及に伴い、低消費電力化CMOS回路の設計が注目を集めている。消費電力を正確に評価するには、膨大な計算時間及び大きな記憶量が必要となるため、平均的な消費電力は平均的なゲートの動作回数、最大の消費電力は、同時に出力値が変化可能なゲート数によって回路内で消費される電力を近似的に評価される。