パイプライン型自己同期システム用制御回路の動作検証
スポンサーリンク
概要
- 論文の詳細を見る
最近のデバイス技術の進歩は著しく、スイッチング遅延が数ピコ秒の超高速論理素子が実現されたという報告がいくつかある。自己同期システムは、平均遅延を最小化し、ピコ秒素子の高速性がフルに享受できるようにする一つのアーキテクチャであり、最近注目を浴びて、色々な実現方法が提案されている。しかし、自己同期システムの動作検証に関してはその報告が少ないといえる。
- 社団法人電子情報通信学会の論文
- 1996-09-18
最近のデバイス技術の進歩は著しく、スイッチング遅延が数ピコ秒の超高速論理素子が実現されたという報告がいくつかある。自己同期システムは、平均遅延を最小化し、ピコ秒素子の高速性がフルに享受できるようにする一つのアーキテクチャであり、最近注目を浴びて、色々な実現方法が提案されている。しかし、自己同期システムの動作検証に関してはその報告が少ないといえる。